| Research |
| Fe-NANDフラッシュメモリ |
3次元LSI回路設計 |
ディペンダブルワイヤレス
SSD システム |
強誘電体SRAM |
極低電力ランダム
アクセスメモリ |
3次元メモリデバイス |
教育方針 |
|
|
 半導体メモリの大容量化によって携帯電話・iPod・デジタルカメラが実用化され、半導体メモリの大容量化の必要性は益々高まっています。例えば、メモリを現在の100倍大容量化することで最貧国の子供達に10ドルのPCを配り、インターネットを通じて教育ができるようになります。しかし、従来のシリコンの微細化による半導体メモリの大容量化は限界を迎えています。また、インターネットに流れるデータ量が爆発的に増加した結果、GoogleやAmazonなどのデータセンターのメモリの消費電流・発熱が増大し、環境に深刻な影響を与えています。竹内研究室では以上の問題を解決するために、超消費電力かつ大容量な半導体メモリの実現を目指して、3次元LSIを用いたSSD(Solid-State
Drive)や、強誘電体トランジスタを使ったFe-NANDフラッシュメモリ、0.5Vという極低電圧で動作するSRAMなど、ブレークスルーとなる技術の研究を行っています。研究領域としては、回路設計を中心としてシステム・デバイス・物性物理と幅広い分野を扱っています。また、国家プロジェクトの形で企業や他の研究機関との産学連携を積極的に行っています。 |
|
| Fe-NANDフラッシュメモリ |
| フラッシュメモリをより一層大容量化する可能性を持ったFe-NANDフラッシュメモリを2008年のNVSMW(Non-volatile Semiconductor
Memory Workshop)で世界で初めて提案しました（産総研の酒井グループと共同）。Fe-NANDフラッシュメモリはメモリトランジスタのゲート絶縁膜を、従来のLSIでは使われていない強誘電体膜SrBiTaOと絶縁膜HfAlOの積層で構成しています。Fe-NANDフラッシュメモリでは電界によって強誘電体の結晶格子内のイオンを移動させて情報を記憶するため、数ナノメーター（格子サイズ）の極限まで微細化できることが期待されています。また、書き換え電圧を従来の20Vから6Vに大幅に低減することで低消費電力化、書き換え回数を従来の1万回から１億回に高めることで高信頼性化を実現できます。Fe-NANDフラッシュメモリの大容量・高信頼性・低消費電力の利点を生かして、データセンターのストレージへの応用を目的に研究を進めています。本研究はNEDO省エネルギー革新技術開発事業「強誘電体フラッシュメモリ基盤技術の研究開発」として行っています。 |
   |
|
 |
| 3次元LSI回路設計 |
| LSIを小型化・高機能化・低電力化する技術として、マイクロプロセッサ・イメージセンサ・アナログ回路・DRAM・フラッシュメモリなど複数のLSIを1個のパッケージ内に積み重ね、1個のLSIとして機能させる3次元LSIの研究を行っています。従来の研究では各種LSIは独立して最適化されました。当研究室では異種LSI間のレイヤーを超えて、領域を横断して最適化することで、低電力・高機能なLSIを実現します。3次元LSIの中でも特に、フラッシュメモリ・DRAM・フラッシュメモリコントローラーを１個のパッケージ内に3次元に集積化（SiP:
System in Package）したSSD(Solid-State Drive)の研究に力を入れています。 アダプティブ制御のブーストコンバータを用いた電源回路を開発し、3次元SSDの消費電力を70%削減できることを、実際にチップを設計・試作・評価することで実証しました。研究成果は2009年に半導体のオリンピックと言われるISSCC
(International Solid-State Circuit Conference)で発表しました。 |
 |
|
|
| ディペンダブル ワイヤレスSSD(Solid-State Drive)システム |
| システム分野では、パソコンの記憶媒体として注目されている、Solid-State Driveの研究を行っています（慶應大学黒田研究室・石黒研究室と共同）。テラバイト容量のフラッシュメモリを搭載し、書き換え回数やデータ保持時間の増加など使用に伴うメモリの信頼性の劣化、接触不良、動作中の電源遮断や水への接触等の人的エラー、人体との接触による静電気破壊(ESD)など、各種エラー要因に対してディペンダブルな、1mmの通信距離で10-50Gbpsの超高速無線通信・給電機能を持ったワイヤレス
ソリッド・ステート・ドライブ(SSD)を開発しています。本研究はJST戦略的創造推進事業(CREST)「ディペンダブル ワイヤレス ソリッド・ステート・ドライブ(SSD)」として行っています。 |
  |
|
|
| 強誘電体SRAM |
| CPUの消費電力を下げることを目的として、0.5Vといった極低電圧で動作するSRAMを研究しています（産総研の酒井グループと共同）。SRAMを構成する6個のMOSトランジスタを強誘電体トランジスタ（MOSトランジスタのゲート部に強誘電体を挟んだトランジスタ）で置き換えることでSRAMの動作時電力を従来比で32％削減することに成功しました。この技術は平面（プレーナ）構造のMOSトランジスタを極限まで延命する手段になると考えています。研究成果は2009年のIEDM(International
Electron Device Meeting)で発表しました。 |
  |
|
|
| 極低電力ランダムアクセスメモリ |
| 地球温暖化対策のために、情報端末、家電製品、サーバ、ルータをはじめ、あらゆる電子機器の低電力化が必要となっています。この要求に応えるため、本研究ではCPUに搭載されるランダムアクセスメモリの消費電力を、回路技術を駆使することで従来の1/10にすることを目標としています。ランダムアクセスメモリで最も高集積化が可能なDRAMの電源電圧を従来の1Vから0.5Vに低減する、メモリ駆動回路を開発しました。従来と同じ回路面積（コスト）で、メモリの速度を3倍高速化することに成功しました。提案回路により、メモリが混載されるCPUの電源電圧を1Vから0.5Vに低減することが可能になり、CPUの電力が1/4に削減されます。本研究はNEDOグリーンITプロジェクト「極低電力回路・システム技術開発」として、半導体理工学研究センター(STARC)支援企業の富士通マイクロエレクトロニクス、NECエレクトロニクス、パナソニック、ルネサステクノロジ、シャープ、ソニー、東芝、富士通、日立製作所及び、東京大学桜井・高宮研究室、平本研究室、神戸大学吉本・川口研究室、と共同で行っています。 |
 |
|
|
| 3次元メモリデバイス |
| 10年後の実用化という長期的な視野に立った研究として、従来の半導体メモリに無い新しい機能を持ったメモリの研究を行っています。強相関物質で構成する抵抗とダイオードから成る、3次元メモリにより、テラビットクラスの大容量を実現することが期待されています。 |
 |
|
|
| 教育方針 |
| 専門外に思える分野も相互につながっています。Tの字のように視野が広く、しかも特定分野について奥行きの深い、“T字型人間”
の育成を目指しています。まず研究テーマを基礎から深く掘り下げましょう。当研究室はシステムから物性物理まで幅広い領域を扱うので、自分の研究テーマ以外にも興味を持ち見識を広めましょう。さらに研究成果の実用化に関して、知的財産戦略やマーケティイグなどの技術経営(MOT)や、シリコンバレーなどのベンチャー企業の動向を学ぶこともできます。 |
 |
|
|
